pcinlife(pcinlife是什么)
一、cpu是什么它包括哪几部分分别加以说明
CPU是一台计算机的运算核心和控制核心，解释计算机指令以及处理计算机软件中的数据
CPU由运算器、控制器和寄存器及实现它们之间联系的数据、控制及状态的总线构成。
红色部分是运算单元ALU,晶体管单位以亿记
【绿色部分为内存控制器】
【黑色部分，总线控制器】
【蓝色部分是控制器总成】
在CPU的功能模块里面，是这样子一个工作体系：“协运算单元”-“控制器总成”-“逻辑单元”以上，是三个部分协同工作完成的，我们称之为电子工程体系的“黄金三角组合”。其中逻辑单元就是内存控制器这种功能单位，他本身的运算都依赖于协运算单元来完成，这也是为什么你超频cpu，内存也会自动超频的原因
差不多所有的CPU的运作原理可分为四个阶段：提取（Fetch）、解码（Decode）、执行（Execute）和写回（Writeback）。
Intel Nehalem系(包括Gulftown、Bloomfield、Lynnfield、Clarkdale)
该模型的L2设定的是原本容量256K，该模型有8路。里面每个小黑方块代表1K体积指令。这样的小黑方块方阵。L1-I(指令)里的每个小黑方块也代表1K体积指令，因为目前Nehalem的L1-I(指令)为4路设计。
第一步：Intel的内存控制器读取物理内存里的数据在L3内，由L2-LTB把L3的数据和指令映射到虚拟内存并暂存与L3，L2再去读取这个指令和数据，而L1-I-TLB就读取L2-LTB的指令，并把这些指令送入L1-I。
第二步：由于这次Intel在L2的变化颇大，设计成为了8路总共256K的L2，也就是每路为32K，是Core 2系的八分之一。由于SMT(Simultaneous Multi-hreading：同步多线程)(还有本人的想法：X86 Instruction Alignment Macro-Op Fusion：X86指令对齐宏操作融合也可能有关系#1)的加入对L1-I的设计产生了一个很有趣的改变：由Core 2的4K每路的8路共计32K修改为了Nehalem的8K每路的4路共计32K(但是延迟还是3周期，Nehalem的L1-D延迟是4周期，L1-I和L1-D的不对等延迟首次出现)，但是根据我查看的某些资料上的叙述，指令的出入口仍然是8个，也就是传统的每路一个变成了每路两个。我简要的说明这个每路两个的必要，具体的请大家参见：“”。由于SMT就会造成L1-I在SMT状态下的容量对半平分，这样就无法输送更多的指令，所以每路两个入口的设计就有效的避免了由于SMT造成的拥堵所产生的瓶颈。因为在SMT状态下，第一组指令行和第二组指令行同时往之一和之二入口进入4K体积指令，这样的设计和机制就造就了L1-I的奇特设计。
第三步：由Prefetch Buffer(预取缓冲器)和Branch Prediction(分支预测)共同把来自L1-I的指令群读取到Predtiction Decode&Instruction Length Decoder(预解码及指令长度解码器)内进行预解码和对长度进行解码(这样可以加强SMT的功能和加强解码效率)让指令群内的指令最大限度的等长。这些优化解码后的指令群进入了Instruction Queue&X86 Instruction Alignment Macro-Op Fusion(指令排列及X86指令对齐宏操作融合)，这个功能单元的作用就是把指令进行分类排列(和Core 2类似，只是机制加强)及对等长(就是指令主干相同，具体参考_宏融合：)的指令进行融合(每次最多可以融合四条)，这样就又加强了SMT的功能和加强了解码效率。{在ILTB和排序及宏融合之间又和Core 2一样，加入了Branch Prediction(分支预测)和L1 Cache-Ins Tracing(壹级指令数据追踪),Intel的核心架构在解码部实在是太取巧了，这样的横亘设计既造成了Core 2的效果又让Nehalem的指令命中率较Core 2提升斐然，[L1 Cache-Ins Tracing(壹级指令数据追踪)在Netburst架构时代，是L1-I向外部L2的追踪，而在Nehalem及其以后架构时代，就反向而行——向内部的解码部进行追踪，这样的设计就能最大化的保障了Nehalem的指令命中率的精度，把毫无精度的抹除而通知Prefetch Buffer(预取缓冲器)和Branch Prediction(分支预测)重新进行指令群的读取和导向]}指令群进入和Core 2一模一样的解码单元：由于有了Branch Prediction(分支预测)的先期帮助，就能让Instruction Queue(指令排列)把Complex Instruction(复杂指令)和Simple Instruction(精简指令)精确的分类排序，就有了壹个Complex Decoder(复杂解码器)和叁个Simple Cecoder(精简解码器)的设计。指令群开始进入了解码器部分，这些分支后又分类排序的指令群就各就各位的进入了相应的解码器里，Complex Decoder(复杂解码器)一次把复杂指令解码为四条微操作，而Simple Cecoder(精简解码器)就能一次把精简指令解码为一条微操作。在Complex Decoder(复杂解码器)旁边还有Micro-operation-Code Sequencer(微操作代码排序器)来对复杂解码器解码的四条微操作进行专职的排序。然后微操作群就进入了Decoded Instruction Queue(Micro-Operation entries)[解码后指令排列(微操作输入)]，这个单元的作用和Core 2的一样就是微操作的排序和暂存。{又出现了类Core 2的跨单元设计，在相隔了解码器部的该单元和Instruction Queue&X86 Instruction Alignment Macro-Op Fusion(指令排列及X86指令对齐宏操作融合)之间又加入了Micro Instruction Sequencer(微指令排序器)，那麽这样，Intel的Predtiction Decode(预解码)的设置就发挥了作用，让Intel的解码效率和SMT功能更加的强化，因为预解码后的微指令就可以绕过解码器部，直接达到了微操作排序和暂存单元。}在该单元的旁边又出现了专职的Loop Stream Decoder(循环流解码器)，该专职的功能单元用途是专职的对软件线程循环操作进行解码，既加强效率又节省电力。微操作群进入了和Core 2一样的Micro-operation Fusion(微操作融合)作用仍然是进行特定的至少两条微操作进行融合为一条微操作，这样就提升了解码效率。微操作群进入最后第三个单元2X Retirement Allocation Table(二倍文隐退文件配置表)，当处理器执行过一条指令后，自动把它从调度进程中去掉，而且是两倍于CPU的核心频率，这样就让微操作群的有效率大幅提升，也同时增加了有效微操作的吞吐量。微操作群进入了倒数第二的Reorder Buffer Fused(重排序缓冲器融合器)进行最后的排序并进行最后的融合。在此功能单元又有最后一个附属的功能单元2X Retirement Register File(二倍隐退注册文件)，这个功能单元和2X Retirement Allocation Table(二倍文隐退文件配置表)具有异曲同工之妙，后者是文件配置表的二倍核心频率的隐退，而前者就更换为了注册文件，让微操作群的有效率和有效微操作的吞吐量再次作出总结式的提升和增加，最后就是和Core 2一样的解码部的最后一个单元Entry Reservation Station(输入预定站)了！
二、aoc screen+是干什么的
AOC Screen+是一款趣味且高效的分屏软件，通过Screen+可以选择不同的分屏布局，该软件支持双屏工作，并且可以分开选择分屏布局。您可以根据自己使用电脑的需求，来选择对应的布局形式。
一般来说其他的显示器，里面的程序架构是一样的都是可以通用的可以试下。
是用来分屏的，多窗口阅读的时候会比较好用，正确安装后会在右下角有一个图标，把多窗口分成怎样可以单击图标选取，而且单击一个窗口不会被覆盖。
液晶面板主要分为2大类：TN和广角面板，TN类面板生产技术成熟，良品率高，价格便宜，缺点是视角小，MVA面板以及PVA面板，其价格都很高，但是色彩均可达到16.7M色且视角超过170度。