dsi(MIPI 系列之 DSI)
一、GM8775C MIPI DSI转双通道LVD发送器
一、概述：
GM8775C型 DSI转双通道 LVDS发送器产品主要实现将 MIPI DSI转单/双通道 LVDS功能，MIPI支持1/2/3/4通道可选，最大支持 4Gbps速率。LVDS时钟频率最高 154MHz，支持常见的1920*1080分辨率的屏，最大支持视频格式为 FULL HD（1920 x 1200）。该芯片主要应用于手持设备、双屏显示，大屏幕显示等应用需求。
二、硬件设计：
1，原理图
1、GM8775C共两组供电，VDD_LVDS为 1.8V，共三个管脚：P35、P36、P38，VDDIO为 1.8V或 3.3V可选，共两个管脚：P10、P13；
2、VCORE为内部电源外接滤波电容管脚，管脚 P11，外接电容至少一只 100nF和一只 1uF并联且尽量靠近芯片引脚；
3、当选择外部参考时钟时，P24需要连接一个 26MHz的有源晶振，幅度 1.8V，交流耦合到芯片管脚；如果采用其它时钟源，幅度需要限制在 1~2V，并且采用交流耦合；GM8775C可以采用 MIPI时钟为参考时钟，当使用 MIPI时钟为参考时钟时可以不需要 26M晶振部分，并把 P24连接到地；注意：晶振供电应为 1.8V。
4、I2C接口需要上拉到 VDDIO（与芯片 Pin10电压一致）；
5、I2C_ADDR管脚通过上下拉选择 I2C器件地址，拉高为：0x5A，拉低为：0x58；
6、I2C_TYPE管脚通过上下拉选择 I2C接口类型，拉高为：Master，拉低为：Slave；如使用外部 eeprom启动，I2C_TYPE需要拉高。
7、GPO_0（Pin3）、GPO_1（Pin4）和 IRQ（Pin6）为输出 GPO管脚，可以不使用。为方便调试，即使不使用，布板时也需要出拉测试点，
8、上电时序
2，PCB设计
1、电源管脚的电容靠近管脚放置；
2、 MIPI和 LVDS走线·需要按照差分 100欧姆规则走线，差分对之间等长 50mil以内，差分线 PN之间控制等长10mil，差分线的参考层尽量完整，保证回路尽量短，不被分割。
二、用什么芯片能将 BT1120 信号转换成MIPI DSI 信号
龙迅LT8918，RGB888/BT656/BT1120转MIPI DSI
龙迅Type-C的简介
1.业内最早提供集成MCU、PD、CC、DP to HDMI转换的单芯片Type C方案；
2.兼容性市场上所有的Typec-C笔记本、智能手机、任天堂游戏机等；
3.业内首个支持MST功能，支持多路HDMI2.0、VGA输出的全功能方案；
4.包括单转、多口等系列的完整解决方案；
type c HUB方案公司_专业的Type C HUB_深圳安睿信科技有限公司是龙迅深圳总代理
专业电子设计；资深电子研发工程师负责设计，开发周期短，性能稳定可靠；
专业的人做专业的事，我们只做type c HUB方案；
选择我们是不二之选
三、如何配置MIPI DSI Clock和PCLK
RK针对MIPI DSI的lcd配置时有两个clock, rockchip,dsi_hs_clk和 clock-frequency.
文件中如下:
disp_mipi_init: mipi_dsi_init{
compatible="rockchip,mipi_dsi_init";
rockchip,screen_init=<1>;
rockchip,dsi_lane=<4>;
rockchip,dsi_hs_clk=<348>;
rockchip,mipi_dsi_num=<1>;
};
disp_timings: display-timings{
native-mode=<&timing0>;
compatible="rockchip,display-timings";
timing0: timing0{
screen-type=<SCREEN_MIPI>;
lvds-format=<LVDS_8BIT_2>;
out-face=<OUT_P888>;
clock-frequency=<58200000>;
hactive=<480>;
vactive=<1280>;
hback-porch=<160>;
hfront-porch=<160>;
vback-porch=<10>;
vfront-porch=<12>;
hsync-len=<24>;
vsync-len=<2>;
hsync-active=<0>;
vsync-active=<0>;
de-active=<0>;
pixelclk-active=<0>;
swap-rb=<0>;
swap-rg=<0>;
swap-gb=<0>;
};
};
有人可能对这两个值不太清楚如何设置,而设置出错会引起显示异常,这里简要说明下:
clock-frequency:
即DCLK(dotc clock), PCLK(pixel clock).
clock-frequency=(h_active+ hfp+ hbp+ h_sync)*(v_active+ vfp+ vbp+ v_sync)* fps
厂商给的参考值是58.2MHz,那么fps就是:
fps= 58200000/(480+ 160+ 160+24)*(1280+ 12+ 10+ 2)= 54Hz
PCLK不能太大,Android支持不超过60fps.
PCLK不能太小,小了画面刷新率会比较慢.
rockchip,dsi_hs_clk:
即每条MIPI data lane传输速率.
dsi_hs_clk=((h_active+ hfp+ hbp+ h_sync)*(v_active+ vfp+ vbp+ v_sync)* fps* bpp)/ lane_number
这里就是:
dsi_hs_clk=((480+ 160+ 160+24)*(1280+ 12+ 10+ 2)* 54* 24)/ 4= 348136704 bps= 348 Mbps
hs_clk不能太小,太小会显示灰屏,偏小会偏移.
hs_clk不能太大,过大画面会显示条纹.
RK文档有提到 dsi_hs_clk还需要加上100,追踪了下源码,没看出来.
另外我有实际测试其中一款屏,发现最终的值还是会有差异,不知道这是为什么.
顺便说下,由于MIPI DSI上升沿和下降沿都可以发送数据,所以
MIPI CLK Lane* 2= MIPI DATA Lane
在测量的时候,要注意MIPI DSI CLK Lane的时钟速率会慢一倍.